NYHL felületén kialakított RF áramköri elemek illesztésének kutatása és oktatása
Kutatási beszámoló
Készítette: Dr. Farkas Ferenc, Szűcs Zoltán, Magi Dániel és Szabó Péter
Budapesti Műszaki és Gazdaságtudományi Egyetem, Elektronikus Eszközök Tanszéke
Az elmúlt évben kutatómunkák a NYHL lemezeken kialakítható huzolások vizsgálatának irányába ment. Számos esetben ugyanis szükséges megvizsgálni az általánosan használt módszereket, hogy vajon milyen másodlagos hatásokat fedezhetünk fel amelyek rontják a jelek integritását.
Éppen ezért egy többrétegű nyomtatott huzalozású lemezen kidolgoztunk olyan tesztstruktúrákat, amelyekkel single-ended és differenciális jelvezetés minősítő mérések végezhetőek el. A tervezés alatt pre- és post-layout szimulációkat végeztünk, melyekkel a tervezési paraméterek meghatározhatók. A tervek elkészítése után a következő lépés a NYÁK gyártása, majd mérések végzése az elkészült struktúrán. A mérési eredmények kiértékelését követően, megtörténtek az összehasonlítások a szimulációs eredményekkel, valamint a következtetések levonása és a szimulációs paraméterek módosítására való javaslatok megfogalmazása.
A NYHL-en az alábbi mérési összeállításokat valósítottuk meg:
· Viák késleltetése
· Meanderezés hatása a jel terjedési idejére
· Áthallás vizsgálata vezetékek között
· Áthallás vizsgálata rétegek között
· Fázishiba hatásának mérése differenciális vezető esetén
A vizsgálatokhoz szükség volt single-ended és differenciális jelek adására és vételére alkalmas IC-kre. A single-ended mérésekhez mind adónak, mind vevőnek a Texas Instruments-től az SN74AUC1G02 alkatrészt választottunk, amely egy 0.8 – 2.7V tápfeszültségről működő NOR kapu, 1ns-os felfutó éllel. A kapu B lábát földre kötjük, vagyis logikai 0-ba, ezáltal a kapu inverter-ként fog működni. Az LVDS kommunikációhoz szintén a Texas Instruments-től választottunk adót, az SN65LVDS1-et, amely egy bites jeltovábbításra maximum 630Mbps-os sebességgel képes és a hozzá tartozó vevőt, az SN65LVDS2-t, amely maximum 400Mbps-os vételi sebességre képes.
Minden esetben a jelet egy SMA csatlakozó segítségével juttatjuk el a jelgenerátortól az adóig, ahol közvetlenül az adó kimenete után, illetve a vevő bemenete előtt tesztpontok lesznek találhatóak, a méréseket oszcilloszkóppal itt végezhetjük majd el. Single-ended esetben a tesztcsíkokon lehetőség lesz az adónál soros, a vevőnél pedig Thevenin lezárást alkalmazni, ha szükségünk van rá (19. ábra).
A mérések elvégzéséhez legkevesebb 6 rétegű NYÁK-ra van szükségünk, melyen 4 réteg jelvezetési feladatot lát el, valamint van egy táp és egy föld síkunk is. A rétegszerkezet kialakításánál a néhány dologra oda kell figyelnünk, amelyek a következőképpen befolyásolják az egyes rétegeken lévő vezetékek hullámimpedanciáját:
· a referencia síkok távolságával egyenesen arányos
· a solder mask réteg vastagságával fordítottan arányos
· a rétegvastagsággal fordítottan arányos
· a vezetékszélességgel fordítottan arányos
· a rétegek közti dielektrikum vastagságával fordítottan arányos
50 Ohm körüli hullámimpedancia kialakítására törekedtem, mind a külső, mind a belső rétegeken (21. ábra).
A pre-layout szimulációkban 40 darab via hatását vizsgáltuk, amelyek 2mm-re helyezkedtek el egymástól, a már korábban definiált rétegszerkezetet használatával. A furatok átmérője 250mm. A top és bottom rétegeket összekötő viák esetében a vevőkhöz a jelek 490ps különbséggel érkeztek (24. ábra). Amiből adódik egy via késleltetése 12,15ps.
A készülő NYÁK-on 50 via hatását vizsgálom, melyek 3mm távolságban helyezkednek el egymáshoz képest. A post-layout szimulációk hasonló eredményeket adtak (25. ábra) , miszerint 750 ps-ot késik a jel a referenciához képest, ez viánként 15ps-ot jelent. Ez az érték 19 %-kal nagyobb a pre-layout szimuláció eredményénél.
Összehasonlíthatjuk egy via jelkésleltetését egy ugyanolyan hosszú vezetékével. Mivel a NYÁK-unk 1044 mm vastag, amiből levonhatjuk a forrasztásgátló lakk vastagságát kétszer 18 mm-t, akkor megkapjuk hogy a Top és Bottom rétegek között körülbelül 1 mm a távolság, tehát ennyivel fogunk számolni, mint egy via. A szimulátor szerint a egy ilyen vezetőnek 5.954ps/mm a késleltetése. A post-layout szimulációs eredmények alapján a Top és Bottom rétegeket összekötő viák 15 ps/mm-t.
A meander alakú vezetőnél azt feltételezzük, hogy a szimulátor a középvonal hosszúságával számol, de a jel valójában a kanyarokban a vezető belső oldalán gyorsabban terjed, ha elég közel vannak egymáshoz a kanyarok, akkor közelhatás is érvényesülhet. Ezt vizsgáltuk meg kétféle elrendezésben single-ended és differenciális esetben is.
A differenciális vezetők 45 cm hosszúak.
Az elrendezéseket az elérhető SI programok egyikével sem lehet szimulálni, a meanderezett szakaszokat egy darab vezetéknek ábrázolják a programok, így lényegében megegyezik a referencia vezetővel a szimulátor szempontjából. Teljes mértékben a mérési eredményekre kell majd hagyatkoznunk.
Ebben a mérésben azt vizsgáljuk, hogy a vezetéken keletkező áthallás mennyire rontja el a jel alakját. A victimek az agrosszorral azonos rétegen helyezkednek el, annak két oldalán, többféle távolságra tőle. Az agresszor egyik oldalán ötszörös minimális csíkszélességre lesz egy áldozat, a másik oldalán az egyik áldozat egyszeres, a másik háromszoros csíkszélességre lesz. Ezzel az elrendezéssel vizsgálható lesz az árnyékoló vezeték hatása is, hiszen az áldozatokat be lehet kötni fix föld- avagy táppotenciálra, ha ezt szeretnénk mérni.
A single-ended jelátvitel pre-layout szimulációjában a top rétegen futnak 15cm hosszan egymás mellett a vezetők, szélességük 200mm és 125mm távolságra vannak egymástól. Ez a legkisebb vezetők közti távolság amit az Europrint Eger Kft.-ben 18mm vastagságú rézfólia esetén gyártani tudnak külső rétegen. A következő eredmények adódtak, amikor az agresszorra egy feszültségimpulzust adtam (30. ábra):
w=1 Peak-to-Peak Voltage: 270,2 mV Max: 155,0 mV Min: -115,2 mV
w=3 Peak-to-Peak Voltage: 127,6 mV Max: 57,75 mV Min: -69,89 mV
w=5 Peak-to-Peak Voltage: 61,27 mV Max: 19,97 mV Min: -41,30 mV
– ahol az agresszortól való távolság a w 125 mm-szerese
Ugyanezt a szimulációt elvégeztük úgy is, hogy az agresszorra oszcilláló feszültséget kapcsoltunk. Rövid kísérletezés után arra az eredményre jutottam, hogy a 310MHz-es, 50%-os kitöltésű négyszögjel okozza a legnagyobb mértékű áthallást jelen esetben (31. ábra).
w=1 Peak-to-Peak Voltage: 355,7 mV Max: 228 5 mV Min: -127.2 mV
w=3 Peak-to-Peak Voltage: 162.4 mV Max: 78.08 mV Min: -84.33 mV
w=5 Peak-to-Peak Voltage: 86.53 mV Max: 45.23 mV Min: -41.30 mV
Az oszcilláló jel láthatólag 30%-kal nagyobb áthallást produkált a szimuláció szerint. Elmondható, hogy a Thevenin lezárás alkalmazásánál egy felfutó él esetén 30%-kal, oszcilláló jel esetén pedig 40%-kal csökken az áthallás mértéke.
A kész NYÁK-on a vezetékek 6.32cm hosszan futnak párhuzamosan egymással (32. ábra).
A post-layout szimuláció eredményei a következők (33. ábra):
w=1 Peak-to-Peak Voltage: 116.0 mV Max: 67.33 mV Min: -48.68 mV
w=3 Peak-to-Peak Voltage: 33.13 mV Max: 14.28 mV Min: -18.86 mV
w=5 Peak-to-Peak Voltage: 15.18 mV Max: 5.18 mV Min: -10.00 mV
A passzív vezetéken az előre haladó hullámok a vezeték végére érve összegződnek, így nyilvánvaló, hogy minél nagyobb felületen vannak a vezetékek csatolásban egymással, annál nagyobb áthallás lesz tapasztalható. Mivel a pre- és post-layout szimulációknál a vezetékszakaszok nem egyforma hosszúak, hogy összehasonlíthassuk azokat értelmeznünk kell a hosszegységenkénti áthallás fogalmát (mV/cm).
w=1 pre-layout: 18.013 mV/cm post-layout: 18.354 mV/cm
w=3 pre-layout: 8.487 mV/cm post-layout: 5.242 mV/cm
w=5 pre-layout: 4.085 mV/cm post-layout: 2.402 mV/cm
Látható, hogy míg a pre-layout szimuláció legközelebb lévő victim-re megfelelő értéket számolt ki, ahogy távolodunk egyre nagyobb lesz az eltérés.
A differenciális jeleknél feltételezzük, hogy az áthallás mértéke sokkal kisebb lesz, mint single-ended esetben, hiszen a vezetékek valamelyest árnyékolják egymást, illetve távolabb is vannak az agresszortól a vezetőpár egyes vezetékei. A szimulációt elvégezve a következő eredményeket kaptam (34. ábra):
w=1 poz. Peak-to-Peak Voltage: 23.41 mV Max: 316.8 mV Min: 293.4 mV
neg. Peak-to-Peak Voltage: 15.03 mV Max: 649.6 mV Min: 634.6 mV
w=3 poz. Peak-to-Peak Voltage: 4.84 mV Max: 305.1 mV Min: 300.3mV
neg. Peak-to-Peak Voltage: 5.32 mV Max: 643.2 mV Min: 637.9 mV
w=5 poz. Peak-to-Peak Voltage: 3.84 mV Max: 305.2 mV Min: 301.3 mV
neg. Peak-to-Peak Voltage: 6.20 mV Max: 644.2 mV Min: 638.0 mV
Az agresszorra 500MHz-es, 50%-os kitöltésű négyszögjelet kapcsolva az áthallás mértéke differenciális esetben is megnövekedett.
w=1 poz. Peak-to-Peak Voltage: 51.14 mV Max: 333.7 mV Min: 282.6 mV
neg. Peak-to-Peak Voltage: 54.01 mV Max: 673.1 mV Min: 619.1 mV
w=3 poz. Peak-to-Peak Voltage: 13.59 mV Max: 309.4 mV Min: 295.8 mV
neg. Peak-to-Peak Voltage: 13.30 mV Max: 647.2 mV Min: 633.9 mV
w=5 poz. Peak-to-Peak Voltage: 14.06 mV Max: 310.5 mV Min: 296.4 mV
neg. Peak-to-Peak Voltage: 22.56 mV Max: 652.4 mV Min: 629.9 mV
Differenciális esetben a vezetékek 6.95cm hosszan futnak teljesen párhuzamosan egymással az elkészült NYÁK-on (35. ábra).
A post-layout szimulációk a következő eredményeket szolgáltatták (36. ábra):
w=1 poz. Peak-to-Peak Voltage: 6.90 mV Max: 303.5 mV Min: 296.5 mV
neg. Peak-to-Peak Voltage: 17.31 mV Max: 643.6 mV Min: 626.3 mV
w=3 poz. Peak-to-Peak Voltage: 0.8 mV Max: 301.2 mV Min: 300.4 mV
neg. Peak-to-Peak Voltage: 1.79 mV Max: 639.1 mV Min: 637.3 mV
w=5 poz. Peak-to-Peak Voltage: 1.11 mV Max: 301.7 mV Min: 300.6 mV
neg. Peak-to-Peak Voltage: 1.03 mV Max: 639.6 mV Min: 638.5 mV
A pre- és post-layout szimulációk eredményeinek összehasonlítása:
w=1 pre-layout poz.: 1.561 mV/cm post-layout poz.: 0.993 mV/cm
neg.: 1.002 mV/cm neg.: 2.491 mV/cm
w=3 pre-layout poz.: 0.323 mV/cm post-layout poz.: 0.115 mV/cm
neg.: 0.355 mV/cm neg.: 0.258 mV/cm
w=5 pre-layout poz.: 0.256 mV/cm post-layout poz.: 0.160 mV/cm
neg.: 0.413 mV/cm neg.: 0.148 mV/cm
A pre- és post-layout szimuláció eredményei eltérnek egymástól és nem mutatnak állandóságot. Ez következhet abból, hogy az áthallás mértéke nagyon kicsi, ezért a két szimuláció közti apró eltérés is nagy mértékben befolyásolhatja az eredményt. Pontos következtetéseket a mérések elvégzése után vonhatunk le.
[1] LVDS Group. (2004). LVDS Owner’s Manual. National Semiconductor.
[2] Jim Dietz. (2002). Introduction to M-LVDS (TIA/EIA-899). Dallas, Texas.
[3] Farkas Ferenc. (2009). Bevezetés a jelintegritásba.
[4] Szabó Péter es Szűcs Zoltán. (2009). PCB tervezés nagyfrekvenciás digitális áramkörökhöz.
[5] Alvin Hudson, Rex Nelson. (1994) University Physics. Orlando, Florida.
[6] Fodor György. (2008). Elektromágneses terek. Budapest: Műegyetemi Kiadó.
[7] Actel. IBIS Models: Background and Usage.
[8] Hász Zoltán. (2010). Electrical Verification.
[9] Franco DiPaolo, Ph.D. (2000). Networks and Devices Using Planar Transmission Lines. Boca Raton: CRC Press LLC.
1. Bevezetés. 1
2. Az élmeredekség és a jelintegritás kapcsolatának vizsgálata. 1
2.1. Áthallás vizsgálat 1
2.2. Egyszerű Post-Layout szimuláció. 3
2.3. Post layout áthallás analízis. 5
2.4. Post layout EMC problémák. 6
3. TMS320c6455 és Micron DDR2-es modulok illesztése. 8
3.1. Adatlapok feldolgozása. 8
3.2. Kapcsolási rajz előállítása. 8
3.3. Huzalozás. 9
Irodalomjegyzék. 10
Tartalomjegyzék. 10